SEMI 3D20 - 패널 레벨 패키징(PLP) 애플리케이션의 패널 특성 사양 -

Abstract

패널 레벨 패키징(PLP)은 중요한 패키징 프로세스가 될 것으로 예상됩니다. 이 사양은 PLP의 성공적인 구현을 위한 장비 세트를 생산하기 위해 반도체 산업에 지정되어야 하는 물리적 속성을 식별합니다. 패널 패키징 라인의 많은 애플리케이션에는 팬아웃 기술 애플리케이션이 포함됩니다.

일반적인 처리 장비를 허용하려면 표준화된 패널(가장 큰 외부) 치수(프로세스 캐리어 유무에 관계없이)가 필수적입니다. 이 기술이 발전함에 따라 다양한 패널 크기, 두께, 휨 및 질량이 조사되어 기술 도입이 지연되고 각 패널 유형에 대한 장비 및 프로세스의 사용자 정의가 필요합니다.

이 사양은 PLP 응용 분야에서 사용하기 위한 패널(가장 큰 외부) 치수(프로세스 캐리어 포함 또는 제외), 패널 두께, 뒤틀림 및 질량에 중점을 둡니다.

패널이라는 용어는 패널(가장 큰 외부) 치수(프로세스 캐리어 포함 또는 제외)를 포함하는 데 사용됩니다. 기타 매개변수는 이 사양의 부록으로 포함되어 있습니다.

참조 SEMI 표준 (별도 구매)

SEMI 3D12 — 저강성 웨이퍼의 평탄도 및 형상 측정 가이드

SEMI G83 — 제품 패키지의 바코드 마킹 사양

SEMI M1 — 연마된 단결정 실리콘 웨이퍼 사양

SEMI M12 — 웨이퍼 전면의 일련의 영숫자 마킹 사양

SEMI T7 — 2차원 매트릭스 코드 기호가 있는 양면 연마 웨이퍼의 후면 마킹 사양

개정 내역

SEMI 3D20-0921(기술 개정)

SEMI 3D20-0719(최초 공개)

Refund Policy: Due to the nature of our products, SEMI has a no refund/no exchange policy. Please make sure that you have reviewed your order prior to finalizing your purchase. All sales are final.